[ISCA'16] Cambricon

Cambricon: An Instruction Set Architecture for Neural Networks

Shaoli Liu, et.al. on June 18, 2016
doi.org
obsidian에서 수정하기

Abstract

신경망(NN)은 새로운 기계 학습 및 패턴 인식 응용 분야를 위한 모델 계열입니다. NN 기술은 전통적으로 다양한 작업 부하를 유연하게 지원하기 위해 과도한 하드웨어 자원을 투자하는 일반 목적 프로세서(CPU 및 GPGPU)에서 실행되며, 이는 에너지 효율적이지 않습니다. 결과적으로, 최근에는 에너지 효율성을 향상시키기 위해 신경망을 위한 응용 분야별 하드웨어 가속기가 제안되었습니다. 그러나 이러한 가속기는 유사한 계산 패턴을 공유하는 소수의 NN 기술을 위해 설계되었으며, NN의 고수준 기능 블록(예: 레이어) 또는 NN 전체에 직접적으로 대응하는 복잡하고 정보가 많은 명령어(제어 신호)를 채택합니다. 유사한 NN 기술의 제한된 세트에는 직관적이고 구현하기 쉽지만, 명령어 집합의 민첩성 부족으로 인해 다양한 NN 기술을 충분히 유연하고 효율적으로 지원하지 못합니다. 이 논문에서는 NN 가속기를 위한 새로운 도메인 특화 명령어 집합 아키텍처(ISA)인 Cambricon을 제안합니다. 이는 기존 NN 기술의 종합적인 분석을 기반으로 스칼라, 벡터, 행렬, 논리, 데이터 전송 및 제어 명령을 통합한 로드-스토어 아키텍처입니다. 우리는 총 10개의 대표적이면서도 독특한 NN 기술에 대한 평가를 통해 Cambricon이 다양한 NN 기술에 대해 강력한 설명 능력을 제공하고 ×86, MIPS 및 GPGPU와 같은 일반 목적 ISA보다 높은 코드 밀도를 제공한다는 것을 입증했습니다. 최신 최첨단 NN 가속기 설계인 DaDianNao[5]와 비교할 때, TSMC 65nm 기술로 구현된 우리의 Cambricon 기반 가속기 프로토타입은 지연/전력/면적 오버헤드가 거의 없으며, 10개의 다양한 NN 벤치마크에 대한 다재다능한 적용 범위를 제공합니다.

Figure

figure 1 figure 1

figure 5 figure 5

figure 7 figure 7

figure 8 figure 8

figure 9 figure 9

figure 13 figure 13

figure 14 figure 14

Table

table I table I

table II table II

table III table III